Percobaan 1 kondisi 7
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada
percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=1,
B5=tidak dihubungkan, B6=tidak dihubungkan
2. Gambar Rangkaian Simulasi
[Kembali]
Pada JK flip flop terdapat S dan R. S adalah set yang apabila aktif akan mengaktifkan output 1 pada Q sedangkan R adalah reset yang akan memberikan output 0 pada Q. pada JK flip flop memiliki input J, K, dan CLK. Pada saat J dan K berlogika 1 maka akan terjadi togel, yaitu outputnya akan berubah ubah. CLK merupakan aktive low dimana yang akan aktif apabila terhubung ke ground. Apabila CLK aktif maka akan mengubah output dari 1 ke 0 dan sebaliknya.
Pada D flipflop tidak ada arus atau D dan CLK tidak ada input. karena tidak input maka arus tidak mengalir ke D flip flop sehingga pada D flip flop outputnya (Q) = 0. pada D flip flop juga terdapat R dan S dimana R dan S aktif ketika active low yaitu saat terhubung ke ground.
5. Link Download
[Kembali]
Rangkaian Proteus Link
Video Simulasi Link
JK flip flop datasheet Link
D flip flop datasheet Link
Tidak ada komentar:
Posting Komentar