PERCOBAAN 1 MODUL 2
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper
5. JK flip flop
Gambar 1.3 JK Flipflop
JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter).
6. SW-SPDT
Gambar 1.4 SW-SPDT
SPDT (Single Pole Double Throw), merupakan golongan saklar yang memiliki 3 terminal. Jenis saklar ini dapat digunakan sebagai saklar pemilih.
D Flipflop
D Flip-Flop adalah salah satu Flip Flop yang dapat menyimpan data.
4. Prinsip Kerja Rangkaian [Kembali]
Pada JK flip flop terdapat S dan R. S adalah set yang apabila aktif akan mengaktifkan output 1 pada Q sedangkan R adalah reset yang akan memberikan output 0 pada Q. pada JK flip flop memiliki input J, K, dan CLK. Pada saat J dan K berlogika 1 maka akan terjadi togel, yaitu outputnya akan berubah ubah. CLK merupakan aktive low dimana yang akan aktif apabila terhubung ke ground. Apabila CLK aktif maka akan mengubah output dari 1 ke 0 dan sebaliknya.
pada D flip flop juga terdapat R dan S dimana R dan S aktif ketika active low yaitu saat terhubung ke ground. D flip flop dipengaruhi oleh R(Reset) dan S(Set) yang apabila R aktif, maka output akan 0 sedangkan apabila s aktif maka output akan 1.
5. Video Rangkaian [Kembali]
5. Analisa
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Pada saat B0 dan B1 diberi logika 0, maka Reset dan Set yang merupakan active low akan aktif dan membuat output Q dan Q' sama yaitu 1. Hal ini disebabkan set dan reset yang mempertahankan keluarannya sehingga outputnya menjadi sama sama 1 pada Q dan Q'. kondisi ini merupakan kondisi yang terlarang yang dapat membuat IC menjadi rusak.
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
ketika B3 diputuskan, maka tidak akan terjadi peristiw toggle pada output. Hal ini disebabkan CLK yang merubah nilai output sehingga terjadi keadaan toggle pada saat J dan K sama sama berlogika 1. Jadi jperistiwa toggle tidak akan terjadi ketika CLK diputuskan
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle merupakan Sebuah keadaan output yang mengalami kondisi output berubah ubah yang dipengaruhi oleh CLK.
Not Chage = merupakan keadaan outputnya tidak berubah sama sekali.
Kondisi terlarang = kondisi dimana saat set dan reset sama sama berlogika satu sehingga output pada Q dan Q' adalah sama sama 1.
Rangkaian Proteus Link
Video Simulasi Link
JK flip flop datasheet Link
D flip flop datasheet Link
Tidak ada komentar:
Posting Komentar