PERCOBAAN 3 MODUL 3
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. 74193
IC 74193 adalah IC up atau down counter yang mencacah dari 0000 sampai dengan 1111 biner atau o sampai dengan 15 desimal.
2. 74192
IC 74192 adalah decade up atau down counter yang mencacah dari 0000 sampai dengan 1001 biner atau dari 0 sampai dengan 9 desimal.
Pada counter 74193 memiliki input yang terhubung ke ground yaitu S4, S5, S6, dan S7 sehingga arus yang mengalir adalah 0. kemudian, terdapat UP yang akan aktif apabila input UP diberikan clock dan pada DN inputnya berasal dari gerbang OR U1 dimana pada input 1 diberikan clock dan input 2 diberikan logika 1. maka output yang dihasilkan adalah 1 hal ini disebabkan karena OR menggunakan prinsip penjumlahan. Karena DN yang merupakan aktive high active dan UP merupakan active high juga diberikan clock maka output yang dihasilkan adalah counting dari rendah (0) ke tinggi 1(5) pada saat semua LED aktif. pada 74193 terdapat PL (parallel load) yang merupakan active low (aktif saat logika 0) diaktifkan maka output pada Q0 akan aktif saat D0 diaktifkan, Q1 aktif saat D1 diaktifkan dan seterusnya. lebih tepatnya pada saat PL aktif dan D0 aktif maka hanya Q0 saja yang aktif dan sebagainya. Pada MR sendiri digunakan untuk mereset output sehingga output yang dihasilkan adalah 0 dan MR sendiri merupakan active high yang akan aktif ketika diberikan arus (berlogika 1)
pada rangkaian 74193 D0,D1,D2, dan D3 dihubungkan ke ground sehingga input tersebut berlogika 0 (tidak ada arus yang mengalir). kemudian ketika gerbang OR U2 diberikan input 0 pada input pertama dan clock pada input ke 2, maka arus output akan berubah ubah dari 0 ke 1 dan sebaliknya. karena pada UP di input counter 74193 merupakan active high maka CLK akan merubah output saat perubahan dari 0 ke 1. ketika UP diberikan clock dan DN diaktifkan maka akan terjadi counting dari rendah ke terbesar secara berurutan dari 0 sampai 15. Sebaliknya, ketika DN diberikan CLK dan UP diaktifkan (berlogika 1) maka akan terjadi counting secara menurun.
Pada counter 74192 memiliki input yang terhubung ke ground yaitu S4, S5, S6, dan S7 sehingga arus yang mengalir adalah 0. kemudian, terdapat UP yang akan aktif apabila input UP diberikan clock dan pada DN inputnya berasal dari gerbang OR U1 dimana pada input 1 diberikan clock dan input 2 diberikan logika 1. maka output yang dihasilkan adalah 1 hal ini disebabkan karena OR menggunakan prinsip penjumlahan. Karena DN yang merupakan aktive high active dan UP merupakan active high juga diberikan clock maka output yang dihasilkan adalah counting dari rendah (0) ke tinggi 1(5) pada saat semua LED aktif. pada 74192 terdapat PL (parallel load) yang merupakan active low (aktif saat logika 0) diaktifkan maka output pada Q0 akan aktif saat D0 diaktifkan, Q1 aktif saat D1 diaktifkan dan seterusnya. lebih tepatnya pada saat PL aktif dan D0 aktif maka hanya Q0 saja yang aktif dan sebagainya. Pada MR sendiri digunakan untuk mereset output sehingga output yang dihasilkan adalah 0 dan MR sendiri merupakan active high yang akan aktif ketika diberikan arus (berlogika 1)
pada rangkaian 74192 D0,D1,D2, dan D3 dihubungkan ke ground sehingga input tersebut berlogika 0 (tidak ada arus yang mengalir). kemudian ketika gerbang OR U2 diberikan input 0 pada input pertama dan clock pada input ke 2, maka arus output akan berubah ubah dari 0 ke 1 dan sebaliknya. karena pada UP di input counter 74192 merupakan active high maka CLK akan merubah output saat perubahan dari 0 ke 1. ketika UP diberikan clock dan DN diaktifkan maka akan terjadi counting dari rendah ke terbesar secara berurutan dari 0 sampai 15. Sebaliknya, ketika DN diberikan CLK dan UP diaktifkan (berlogika 1) maka akan terjadi counting secara menurun.
5. Video Rangkaian [Kembali]
1. Analisa Output Rangkaian berdasarkan IC yang digunakan
IC 74192 adalah decade up atau down counter yang mencacah dari 0000 sampai dengan 1001 biner atau dari 0 sampai dengan 9 desimal.
IC 74193 adalah IC up atau down counter yang mencacah dari 0000 sampai dengan 1111 biner atau o sampai dengan 15 desimal.
2. Analisa Kondisi 3 dan 4 pada percobaan
ketika PL berlogika 0( active low) maka output tidak akan menghasilkan counter dan juga output tergantung pada nilai D0, D1, D2, dan D3.
Kondisi 4 terjadinya Counter UP, Hal ini disebabkan karena pada UP diberi CLK dan DN diberi logika 1 sehingga akan terjadi perhitungan dari kecil ke besar.
3. Apa pengaruh gerbang OR pada rangkaian?
Gerbang OR dapat mempengaruhi counter UP dan Down karena pada gerbang OR terhubung ke input UP dan DN yang mana fungsinya apabila UP diberikan clock dan DN diberi input 1 maka akan terjadi counter UP. sebaliknya apabila DN diberikan input clock dan UP diberi logika 1 maka akan terjadi counter down. jadi gerbang OR memiliki pengaruh terhadap counter UP dan Down.
Video Simulasi Link
Rangkaian Proteus Link
74193 datasheet Link
74192 datasheet Link
Tidak ada komentar:
Posting Komentar